看板 [ Electronics ]
討論串[問題] IC設計, 負載推動能力的問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] IC設計, 負載推動能力的問題
推噓4(4推 0噓 5→)留言9則，0人參與, 最新作者deathcustom (litron-intl)時間14年前 (2011/12/26 22:41), 編輯資訊
0
0
0
內容預覽:
詳細資料請去找Rabaey教授的書跟投影片. NAND以two input為例. 上面是兩個PMOS並聯. 下面是兩個NMOS串連. 假設P是4/1，N是2/1. 那上面導通時的最佳電流等於兩個PMOS. 最差電流等於一個PMOS. 而下面導通時的電流只等於1/2個NMOS. 在設計2-input
(還有265個字)
#1
[問題] IC設計, 負載推動能力的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者sos88 (QQ)時間14年前 (2011/12/26 22:03), 編輯資訊
0
0
0
內容預覽:
想請問一下關於CMOS 電流驅動力與下一級負載推動力的問題. 一個CMOS 反相器, 要rising與falling速度相同,. 必須使其 P,N的 Mobi與 W/L 乘積相同. 1. 一個CMOS NAND在falling特性會較為不理想. 原因為何?. 2. 那負載推動力呢?? 一般該如何去估
(還有25個字)
首頁
上一頁
1
下一頁
尾頁