討論串(共5篇) - [問題] Design Compiler write_scan_def - 看板Electronics

看板 [ Electronics ]

討論串[問題] Design Compiler write_scan_def

共 5 篇文章

排序：最新先 | 最舊先 | 留言數 | 推文總分

內容預覽：開啟 | 關閉 | 只限未讀

首頁

尾頁

Re: [問題] Design Compiler write_scan_def

推噓2(2推 )留言2則，0人參與作者zxvc (執著)時間15年前 (2010/04/27 22:29)資訊

內容預覽:

core-level synthesis+chip module然後write_scan_def的方法也給我試出來了。. 步驟如下：. 1. 開啟Design Complier。. 2. core module已insert scan chains。. 3. 讀入chip module並設為curr

(還有873個字)

Re: [問題] Design Compiler write_scan_def

推噓1(1推 )留言1則，0人參與作者zxvc (執著)時間15年前 (2010/04/08 12:59)資訊

內容預覽:

[恕刪]. Ya! 我解決了。. set_dft_signal有個hookup_pin的選項讓你可以手動選擇pad連到core的pin。. 例如：. set_dft_signal -view spec -type ScanDataIn -port SI. -hookup_pin ipad_SI/O.

Re: [問題] Design Compiler write_scan_def

推噓0(0推 )留言0則，0人參與作者zxvc (執著)時間15年前 (2010/04/08 11:33)資訊

內容預覽:

core-level syn scandef檔我打開看過，不過不確定要如何改。. 是每一個paths都要改嗎？. 其實我知道chip-level syn可以避開這個問題。. 但我之所以這次不用chip-level syn的原因是：. 我用的製程(UMC 90nm)的IO pads是bidirecti

(還有175個字)

Re: [問題] Design Compiler write_scan_def

推噓0(0推 )留言0則，0人參與作者ilovepachaya (我是好牛肉)時間15年前 (2010/04/08 09:34)資訊

內容預覽:

是的因為您的design是 CHIP chip level 但您的scandef而是core level. 所以會出現hierarchy path不正確. 兩種方式解決. 1.一樣執行core-level synthesis並寫出scandef. 之後修改scandef的內容，例如本來是從top

(還有18個字)

[問題] Design Compiler write_scan_def

推噓0(0推 )留言0則，0人參與作者zxvc (執著)時間15年前 (2010/04/07 20:30)資訊

內容預覽:

使用Design Compiler時，如果有加scan chain DFT，. insert_dft後要用write_scan_def寫出scan chians的資訊給後面的APR tool使用。. 我有個design是在core-level作synthesis，也寫出了scan def檔。. 後來

(還有191個字)

首頁

尾頁