看板 [ Electronics ]
討論串[問題] 檢查最小延遲的hold time
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 檢查最小延遲的hold time
推噓4(4推 0噓 25→)留言29則，0人參與, 7年前最新作者horsehead ( N￾NN￾N)時間16年前 (2009/10/16 00:35), 編輯資訊
0
0
0
內容預覽:
setup time 定義是什麼 ? 是 data 在 clock sample edge 之前要保持穩定的最短時間. hold time 定義是什麼 ? 是 data 在 clock sample edge 之後要保持穩定的最短時間. 在clock sample edge 起來的同時 會去戳外面的
(還有735個字)
#1
[問題] 檢查最小延遲的hold time
推噓1(1推 0噓 5→)留言6則，0人參與, 最新作者ccjin (別活在自己的地獄裡)時間16年前 (2009/10/15 22:06), 編輯資訊
0
0
0
內容預覽:
抱歉 想了很久 也找了很多資料 還是不了解. 首先 setup time 跟 電路的 clock 有關. clock 的最快速度取決於 setup time + combinational logic delay +..... 有資料說 hold time 跟 clock 無關. 所有的timing
(還有36個字)
首頁
上一頁
1
下一頁
尾頁