看板 [ Electronics ]
討論串[問題] 關於BULK端基板效應的問題
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] 關於BULK端基板效應的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者bogyisme (小鬼)時間16年前 (2009/05/12 01:26), 編輯資訊
0
0
0
內容預覽:
不好意思，我可能沒有很清楚的描述我的疑惑。. 一般來講，考慮到基板效應的影響。我們的確是希望Bulk與Source為同等電位，. 以消除Latch-up或減小body effect的影響，可是在於Cascode的架構來說：. 即使是Bulk端共接於Gnd or Vdd，但因為Cascode架構的關係
(還有468個字)
#2
Re: [問題] 關於BULK端基板效應的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者jfsu (die)時間16年前 (2009/05/11 16:25), 編輯資訊
0
0
0
內容預覽:
原po的問題，我看的不是很懂。取代？. 不管製程大小，我們希望bulk與source是等電位，以減小body effect與latch-up. 所以會接一起，然後接到VDD(PMOS)或GND(NMOS)。. guard ring是圍在元件外部，除非是因為繞線問題，否則我們都會希望打滿cont，.
(還有161個字)
#1
[問題] 關於BULK端基板效應的問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者bogyisme (小鬼)時間16年前 (2009/05/09 18:28), 編輯資訊
0
0
0
內容預覽:
小弟有一個疑問，. 我們都知道製程越小各種效應的影響也隨之越來越大，. 為了要減小BODY EFFECT的影響我們可以將substrate改接至SOURCE端，. 可是以LAYOUT的方面來看，ㄧ般來說我們以guard ring 接至電源端然後圍繞電路一圈以求電路受雜訊影響減小。. 那麼當我們把bu
(還有46個字)
首頁
上一頁
1
下一頁
尾頁