討論串[請益] 請教有關verilog的nonblocking的寫法...
共 7 篇文章
內容預覽:
不是唷！所謂a是input，就是你用testbench去控制.... 要不然你想要把a嵌進電路裡也可以.... 將a寫成一個簡單的counter，隨著clk去變動他的值... 接下來.... 關於case的寫法，他通常會是個多工器.... 在你的設計中應該是不需要用到此寫法.... counter很
(還有73個字)
內容預覽:
你的意思是說，. 如果運算式：. 先令. ip第0個clk為 2 ;. ip第1個clk為 4 ;. 第一級Block：. a = ip ;. b = a * 2 + 3 ;. c = a + 2 * b ;. d = a + b + c ;. 第二級Block：. e = d * 2 ;. 就可以
(還有302個字)
內容預覽:
我想你的意思應該是a 是個input. 可能. b = a*2. c = b*2 + a. d = a + b + c. 假如你想切pipeline，那你就要去合成看看一個乘法需要多少時間，. 這樣講起來就是個計組概念，你的cycle需要多少時間決定在critical path，. 然後你想要怎麼切
(還有234個字)