看板 [ Electronics ]
討論串[問題] verilog硬體設計觀念問題~
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] verilog硬體設計觀念問題~
推噓2(2推 0噓 6→)留言8則，0人參與, 最新作者pierreqq (pierre)時間17年前 (2008/08/19 11:57), 編輯資訊
0
0
0
內容預覽:
我的見解不知道對不對，說錯了請不要在意. 1. IP bus simulation 沒問題，並不代表真正掛上NiosII可以work. 2. 你確認過integration這一步驟了嗎. 3. FPGA 出錯時，你如何Debug? 亂槍打鳥拉訊號出來看？還是有根據的分析？. 看你的描述似乎沒把nio
(還有205個字)
#2
Re: [問題] verilog硬體設計觀念問題~
推噓5(5推 0噓 2→)留言7則，0人參與, 最新作者ptta (ptta)時間17年前 (2008/08/09 22:13), 編輯資訊
0
0
0
內容預覽:
那長輩應該不需要負責FPGA的部份吧. 搞不好還是負責軟體的(猜測 如有雷同純屬巧合). 當然希望硬體驗證完全一點. 免得到時後他還要替你debug. 如果長輩負責FPGA. 你看他還會不會把三個CPU一起拿來跑simulation. 應該懶得作吧..... 簡單來說就是出一張嘴. 別人的小孩死不完
#1
[問題] verilog硬體設計觀念問題~
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者luckyBF (請給我畢業，謝謝)時間17年前 (2008/08/09 14:43), 編輯資訊
0
0
0
內容預覽:
最近遇到個和觀念不同的人產生點爭論~. 所以一直困惑想問問板上，是否有這方面領域的人可以提供點想法~. 最近在忙些使用FPGA做一個系統整合的東西~~. 是使用Altera公司的軟體及其IP和nios2處理器完成的硬體系統~. 然後透過網路跟Linux溝通的方式~去做一些系統的應用~. 我是負責硬體
(還有738個字)
首頁
上一頁
1
下一頁
尾頁