看板 [ Electronics ]
討論串[問題] VHDL語法
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] VHDL語法
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者cuckoo69121.時間20年前 (2006/03/11 13:01), 編輯資訊
0
0
0
內容預覽:
※ 引述《JohnScofield.bbs@ptt.cc (Don't Think)》之銘言：. > 我只會寫verilog. > 結果現在卻拿到了一個VHDL code.....= =. > 請問有人知道這行是什麼意思嗎?. > digit_select <= (others => '0');.
#1
[問題] VHDL語法
推噓2(2推 0噓 0→)留言2則，0人參與, 最新作者JohnScofield (Don't Think)時間20年前 (2006/03/08 00:39), 編輯資訊
0
0
0
內容預覽:
我只會寫verilog. 結果現在卻拿到了一個VHDL code.....= =. 請問有人知道這行是什麼意思嗎?. digit_select <= (others => '0');. 那個others看不懂..... 感謝. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 1
首頁
上一頁
1
下一頁
尾頁