[問題] 計組的問題

看板Electronics作者 (居居15投)時間3年前 (2022/09/16 04:33), 編輯推噓5(508)
留言13則, 5人參與, 最新討論串1/1
小弟熟人最近讀到計組 遇到一些問題跑來問我,但我忘光了,想請教大家 他問我說,考慮一個最簡單的single cycle cpu,沒有cache,而且直接接上bus去跟dram要 資料。 這時候cpu一定要有個bus的介面來發送記憶體存取要求及收取結果。那是不是說這個cpu裡 面要有個簡單的狀態機? 但是課本上從來都沒提過single cycle cpu會有狀態機,他擔心自己的猜測有問題,上網看 別人寫的cpu也沒看到狀態機 網路上的lab大多都直接假設一個cycle就能完成資料傳遞 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.200.28.190 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1663274026.A.4B9.html

09/16 05:32, 3年前 , 1F
不用
09/16 05:32, 1F

09/18 12:16, 3年前 , 2F
你只的是單一週期有管線還是無管線?
09/18 12:16, 2F

09/18 12:18, 3年前 , 3F
兩種CPU都不需FSM
09/18 12:18, 3F

09/18 12:24, 3年前 , 4F
指令簡單分為R-Type、Load/Store、Branch、Jump
09/18 12:24, 4F

09/18 12:27, 3年前 , 5F
各種指命執行時間都不同。若是無管線又得fixed length
09/18 12:27, 5F

09/18 12:28, 3年前 , 6F
則必須遷就時間最長的L/S
09/18 12:28, 6F

09/18 12:31, 3年前 , 7F
當然你可以設計單一週期就能完成存取data的CPU
09/18 12:31, 7F

09/18 12:33, 3年前 , 8F
但會有function unit無法重複被利用
09/18 12:33, 8F

09/18 12:34, 3年前 , 9F
效率差....等問題。唯一優點是架構簡單
09/18 12:34, 9F

09/18 12:38, 3年前 , 10F
指令分開成請求和收取就不需要cpu自己記狀態
09/18 12:38, 10F

09/18 15:37, 3年前 , 11F
一個cycle完成不就送出去要求馬上收到了,那就執行下
09/18 15:37, 11F

09/18 15:37, 3年前 , 12F
個指令了吧?
09/18 15:37, 12F

09/21 13:18, , 13F
你是要假設mem in/out都是馬上就有
09/21 13:18, 13F
文章代碼(AID): #1Z8umgIv (Electronics)