Re: [請益] gm/Id 設計OTA問題

看板Electronics作者 (RR)時間3年前 (2022/08/17 17:55), 3年前編輯推噓1(105)
留言6則, 3人參與, 最新討論串2/2 (看更多)
謝謝大大們的回覆, 另外我想請問, 我若把PMOS的Bulk接到 VDD, 也能夠進入到飽和區, 想跟請教原因, 小弟剛踏入類比的世界中, 如果問了蠢問題,還請各位大大見諒,謝謝 https://i.imgur.com/rx9bWEY.jpg
----- Sent from JPTT on my iPhone※ 引述《Ray05A0 (RR)》之銘言: : https://i.imgur.com/6Ymr18Y.jpg
: 各位前輩們好 : 最近小弟在練習用gm/id 設計Two stage OP : 但我照著網路上的教學或範例 : 做出來的OTA的Input MOS : 總是沒辦法進入Sat. Region : 無論gm/id 取多少值都一樣 : 想請問前輩們 我是不是哪個地方有誤? : 謝謝前輩們 : ----- : Sent from JPTT on my iPhone -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 110.26.106.35 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1660730147.A.5BB.html ※ 編輯: Ray05A0 (110.26.106.35 臺灣), 08/17/2022 18:03:03

08/17 18:21, 3年前 , 1F
body effect,|Vth|變高.在相同電流下VCM往上,VDS變大
08/17 18:21, 1F

08/17 18:30, 3年前 , 2F
Body effect,vth 變大,mos 等效阻值變大,VDS變大
08/17 18:30, 2F

08/17 18:37, 3年前 , 3F
建議可以先定性分析,看懂mos曲線等電器特性的物理意義
08/17 18:37, 3F

08/17 18:37, 3年前 , 4F
,再數據量化會理解比較快
08/17 18:37, 4F

11/24 12:21, , 5F
比較好奇的是。diff pair的input dc值為什麼不是設在vdd/2。
11/24 12:21, 5F

11/24 12:21, , 6F
input 0v 在linear 蠻合理的
11/24 12:21, 6F
文章代碼(AID): #1Y_BiZMx (Electronics)
文章代碼(AID): #1Y_BiZMx (Electronics)