[問題] layout時gnd跟vdd用NIMP和PIMP包

看板Electronics作者 (yh1007)時間4年前 (2021/11/17 15:11), 4年前編輯推噓4(4推 0噓 15→)
留言19則, 7人參與, 4年前最新討論串1/1
是這樣 最近在畫layout的時候 一般來說PIMP和NIMP就是看畫的mos是參雜p型的還是n型的 而body部分 PMOS body接到vdd，vdd要用NIMP NMOS body接gnd，gnd要用PIMP (考慮body effect和layout製程所以body沒有接到source端而是直接接最高最低電位） 想問一下這裡gnd跟vdd分別要用PIMP和NIMP包的原因是什麼 是像底下這張圖這樣考慮到不要讓body浮接以及歐姆接觸嗎？ https://i.imgur.com/jmJmf6l.jpg
----- Sent from JPTT on my iPhone -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 163.25.119.115 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1637133080.A.FDC.html ※ 編輯: ted010233 (163.25.119.115 臺灣), 11/17/2021 15:12:18
→
11/17 15:34, 4年前 , 1F
你要定義 psub,nwell 的電位 當然用 PP,NP 定義那個
11/17 15:34, 1F
→
11/17 15:34, 4年前 , 2F
implant
11/17 15:34, 2F
對欸感謝 但有查到有人說是因為歐姆接觸不太知道這是什麼
→
11/17 18:53, 4年前 , 3F
防止寄生PN diode導通吧
11/17 18:53, 3F
→
11/18 00:52, 4年前 , 4F
研究看看結構吧 你那圖是要說latch up
11/18 00:52, 4F
推
11/18 03:31, 4年前 , 5F
你就想著做出一個通道把body 電壓對到需要的就好
11/18 03:31, 5F
→
11/18 03:32, 4年前 , 6F
你可以想著 那個濃度差像是金屬多少 愈多導電性愈好
11/18 03:32, 6F
→
11/18 03:32, 4年前 , 7F
愈能把 電流/壓導向自己想要的地方
11/18 03:32, 7F
→
11/18 03:33, 4年前 , 8F
(以上只是概念上 實際上解釋不是這樣XD)
11/18 03:33, 8F
推
11/18 03:36, 4年前 , 9F
真正要看你要去畫接面能階
11/18 03:36, 9F
感謝 大概知道要往哪個方向去研究了 我再找看看 有問題再求救Qq
→
11/18 09:27, 4年前 , 10F
因為你不希望在nwell或psub 的contact上多做一個diode
11/18 09:27, 10F
→
11/18 09:27, 4年前 , 11F
出來
11/18 09:27, 11F
※ 編輯: ted010233 (163.25.119.115 臺灣), 11/18/2021 09:45:13
推
11/19 16:01, 4年前 , 12F
latch up會燒壞。
11/19 16:01, 12F
推
11/20 19:39, 4年前 , 13F
以standard cell 組成的數位系統而言 只要在適當距離加
11/20 19:39, 13F
→
11/20 19:39, 4年前 , 14F
上body符合latch up rule即可 guardring 則是數位系統b
11/20 19:39, 14F
→
11/20 19:39, 4年前 , 15F
lock再圍一圈即可
11/20 19:39, 15F
→
11/20 19:39, 4年前 , 16F
但analog以及esd則無法 latch up 會有問題 以及chip的
11/20 19:39, 16F
→
11/20 19:39, 4年前 , 17F
源頭電流會沒有一個基底 小電流guardring 大概都不會需
11/20 19:39, 17F
→
11/20 19:39, 4年前 , 18F
要大電流 但靠近pad以及esd 以及chip的外圍 不夠粗的gu
11/20 19:39, 18F
→
11/20 19:39, 4年前 , 19F
ardring ic會有大概率不會work
11/20 19:39, 19F
‣ 更多 ted010233 的文章
文章代碼(AID): #1XbAiO_S (Electronics)