Re: [問題] 關於先進製程類比電路設計
※ 引述《darksoul8507 (soul)》之銘言：
: 各位版上大大好：
: 小弟現在在使用40nm的製程，
: VDD電壓很低，
: 本來小弟的設計流程是會先跑個nmos和pmos的模擬，
: 從hspice的lis檔得知大概的uCox,VA,vth,gamma值，
這是錯誤的設計方法與觀念
正確的設計方法是你先大致決定MOS多少電流
然後開始tune W跟L
1. 讓你的VGS不會爆炸
2. 讓你的gm足夠
3. 讓你的gmro足夠
4. 注意寄生電容不要太大不然會很容易看到寄生pole不穩定
至於怎樣的W跟L可以達到你需要？
定電流掃一個diode connected的MOS的size就大概有感覺了
類比電路永遠都不要用電壓設計，要用電流設計
因為你定電壓bias VGS，PVT跑掉就跑掉，gm電流都不是你要的
但你用電流設計，由於電流是從bandgap reference mirror出來，他相對穩定
你沒做bandgap就自己chip外灌一個current cource
你可以單純用diode connected MOS加晶片外可變電阻勉強用一下
非得用電壓設計的某些狀況就是會suffer很大的PVT variation
自己去評估那些variation自己是否能接受
: 接著開始如史密斯電子學內所教的來設計電路。
: 以前是使用350nm和180nm製程，但現在換成使用40nm製程，
: 但發現那些得到與算出來的參數與模擬出來的結果有很大的不同，已經確定不是計算錯誤
: 了。
: 想請問各位前輩可以分享先進製程該如何設計類比電路的方法呢？
: 在此感謝大家。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.160.39.118 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1618773060.A.57A.html
※ 編輯: jamtu (1.160.39.118 臺灣), 04/19/2021 03:11:31
推
04/19 05:40,
4年前
, 1F
04/19 05:40, 1F
→
04/19 09:51,
4年前
, 2F
04/19 09:51, 2F
推
04/19 20:50,
4年前
, 3F
04/19 20:50, 3F
→
04/19 20:50,
4年前
, 4F
04/19 20:50, 4F
→
04/20 02:31,
4年前
, 5F
04/20 02:31, 5F
→
04/20 02:31,
4年前
, 6F
04/20 02:31, 6F
→
04/20 02:32,
4年前
, 7F
04/20 02:32, 7F
討論串 (同標題文章)