[問題] 純組合邏輯約束

看板Electronics作者 (草爺)時間7年前 (2018/12/27 17:27), 7年前編輯推噓0(002)
留言2則, 2人參與, 7年前最新討論串1/2 (看更多)
想請問版友 有人有經驗在 純組合邏輯 design compiler要如何下constraint嗎? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.214.167.61 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1545902862.A.58C.html

12/27 23:38, 7年前 , 1F
DC的話set_max_delay和set_min_delay
12/27 23:38, 1F
※ 編輯: eamansf96xs (49.214.167.61), 12/28/2018 01:14:47

12/28 01:15, 7年前 , 2F
ok
12/28 01:15, 2F
文章代碼(AID): #1S99iEMC (Electronics)
文章代碼(AID): #1S99iEMC (Electronics)