[問題] Phase generator & Freq divider

看板Electronics作者 (和煦人也)時間5年前 (2018/10/16 13:20), 5年前編輯推噓1(1推 0噓 4→)
留言5則, 3人參與, 5年前最新討論串1/3 (看更多)
各位版友好 目前有一個需求是兩個input 2.5GHz clock，phase差180 經過一個block之後，output會產生四支1.25GHz clock，兩兩差90度 也就是這個block需要同時除頻且製造出除頻後的四個相位 找遍文獻還是沒什麼進展，希望有想法的大大不吝指導！ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.114.28.171 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1539667224.A.2DC.html ※ 編輯: a1010223 (140.114.28.171), 10/16/2018 16:16:18
→
10/16 19:22, 5年前 , 1F
先分別做除二 然後再分別加一顆DFF shift 180度
10/16 19:22, 1F
推
10/16 21:03, 5年前 , 2F
什麼製程？這頻率蠻高的,不同製程做法不太一樣
10/16 21:03, 2F
→
10/16 21:32, 5年前 , 3F
是T90製程，另外請問l大我需要的是精準的180度，單顆DF
10/16 21:32, 3F
→
10/16 21:32, 5年前 , 4F
F會差一個inverter delay QQ
10/16 21:32, 4F
→
10/17 00:26, 5年前 , 5F
10/17 00:26, 5F
‣ 更多 a1010223 的文章
文章代碼(AID): #1RnNKOBS (Electronics)
‣ 更多 a1010223 的文章
文章代碼(AID): #1RnNKOBS (Electronics)