Re: [問題] 拿到一個製程檔發現Model有很多

看板Electronics作者sovereignty ( )時間8年前 (2016/03/10 15:12)推噓12(12推 0噓 2→)

留言14則, 13人參與討論串3/3 (看更多)

※ 引述《deathcustom (第三人的到來)》之銘言： : ※ 引述《cpyi (cpyi)》之銘言： : : Hi, : : 我拿到一個TSMC的製程檔，裡面NMOS的Model有很多，nch.1，nch.2.... : : 要用哪個？ : : (不是盜版喔，只是其他人都用Spectre沒用Spice他們不會看) : 基本上TSMC的製程檔是用piece-wise polynomial的方式 : 來去描述不同的W,L對應的製程參數 : 所以他會有 : {(W1,L1),...(Wm,Ln)}的矩陣方式來定義多個參考點界定出nch.1~nch.9之類的區塊 : 相對地，UMC的方式是直接polynomial的方式來描述不同的W,L對應的製程參數 : 基於這樣的方式，誰會比較精準就不言而喻惹~"~ 用專業的術語來說這叫 binning。SPICE model 有兩種做法：binned model (如台積) vs. global model (如聯電)。對 binned model 而言，modelcard 依照不同的 W/L (FinFET 的話 W 變成 NFIN) 分為許多個 bin，可以這樣想像，不同的 W 和 L 把元件尺寸切割成很多小箱子，每個箱子裡各裝有一組 SPICE 參數。工程上我們將一個 "大" 元件在不同尺寸下的行為用許多 "小" 元件來逼近。例如 NMOS 的第一個 bin (nch.1) 和第十個 bin (nch.10) 可能會有不同的 VTH0 值，為什麼呢？因為 threshold voltage 是會隨 W/L 而不同的 (為什麼請參見元件物理)。真實的 modelcard 更為複雜，每個參數 (如 VTH0) 會有四個 term，分別是 R (root)-term (以 VTH0 表示) L-term (以 LVTH0 表示) W-term (以 WVTH0 表示) P (area)-term (以 PVTH0 表示)，其中 P = W * L 每個 bin 中的等效 VTH0 值是 VTH0, LVTH0, WVTH0, PVTH0 的線性函數 (此 binning equation 請見任一 SPICE model manual)，同理，VTH0 以外的等效參數值算法也一樣。當 simulator (如 Hspice 或 Spectre) 要執行模擬時，第一步是先將整張 modelcard 讀進去 (把所有的 bin 所有參數都讀進來)，然後再根據 netlist 的 instance parameters (如 W, L, NF 等) 做 select bin 的動作。每個 bin 會有 Wmin, Wmax, Lmin, Lmax 四個邊界，邊界上的等效參數值是連續的，舉例來說假使 bin A 和 bin B 相鄰，那麼你用 bin A 的那組參數或用 B 的那組參數去算等效值，結果會一樣。舉例 netlist 這樣寫 m1 d g s b nch W=10u L=1u，Hspice 首先會去找 W=10u L=1u 的 bin 在哪裡，假使是第八個 bin 好了，這時候 Hspice 就把這個 bin 的所有等效參數值依照 binning equation 通通算出來，然後帶進 model equation (如 BSIM4, BSIMCMG 等) 把電晶體的電流、電荷算出來，然後再根據 netlist 的電路結構去解 KVL, KCL 直到解穩定為止。回到原問題，要使用哪一組參數是 simulator 根據你設定的 W/L 決定的，如果你知道你的元件尺寸，查一下就知道是哪個 bin 了，如果想要知道某一等效參數值，可以把 binning equation 帶進去算一下就知道。事實上 Hspice 的 output log file (.lis) 會秀出你使用的 bin，某些 output template 語法也可以輸出 simulator 使用的某些等效參數值供你驗證。 global model 的作法是把整個 scope (SPICE model 的適用尺寸範圍) 想像成一個 "大 bin"，在這個大 bin 內用 L-term 描述 L trend，W-term 描述 W trend，而 P-term 描述同時與 W 和 L 連動的 trend。用三維空間來想 (x, y, z 分別是 W, L, 等效參數值)，每個參數都是一個曲面，我們可以用 R-term 調曲面的整體高低，W-term 調 x 軸斜率，L-term 調 y 軸斜率，P-term 調對角線斜率。 binned model 比 global model 難做多了，某種程度上可以說是一點一點刻出來的，工廠對 SPICE wafer 撒下各種 W/L (特別是客戶需要的 W/L) 的大量元件，量測實驗室的助工操作自動化機台日以繼夜的量 Id-Vd, Id-Vg, C-V 資料， SPICE 工程師針對每個 W/L 組合調出一組 SPICE 參數 (pm file)，然後最後再把數十個小 pm file 組裝成一張 modelcard，就形成你所看到的 nch.1, nch.2 等落落長的長相了。辛苦的代價就是準度高。但缺點是如果 bin 和 bin 之間的參數變化太過劇烈，容易造成某些內插的 W/L 等效參數不平滑，在某些電路模擬會造成問題。所以 fit 完後，W-, L-trend 修來修去常常花很多時間。僅以此打油詩，紀念過去在台積 SPICE team 的三年多時光。量測日當午，修 trend 到想吐。誰知 modelcard，bin bin 皆辛苦。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 73.70.207.25 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1457593951.A.78C.html

推

Baneling

03/10 18:07, , 1^F

03/10 18:07, 1^F

推

chienjr

03/10 21:17, , 2^F

03/10 21:17, 2^F

推

kerkerker

03/10 21:33, , 3^F

03/10 21:33, 3^F