[問題] Sigma-delta ADC 模擬問題

看板Electronics作者 (davison)時間9年前 (2015/01/17 10:03), 編輯推噓1(1推 0噓 1→)
留言2則, 2人參與, 最新討論串1/3 (看更多)
目前小弟正在設計二階Sigma-delta ADC (fin=20kHz, fs=5MHz)，採用2-bit flash adc 作為量化器，回授路徑則採用一個2-bit DAC，有幾個模擬問題想請教各位大大: (1) Sigma-delta ADC的輸出為2 bit數位訊號，要如何模擬其功率頻譜密度(PSD)? 或是訊號要從哪一個端點拉出來作FFT，才能得到Noise shaping的輸出頻譜? (2) Trnasient simulation的time stop及time step大約要設多少，才能獲得較精準的 模擬結果? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.239.42.224 ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1421460214.A.450.html
→
01/17 12:02, , 1F
借問你會模擬INL&DNL嗎 我也在做結果部會跑IND&DNL..
01/17 12:02, 1F
推
01/17 22:36, , 2F
有人sdm在跑DNL, INL的嗎??
01/17 22:36, 2F
‣ 更多 davison 的文章
文章代碼(AID): #1KkSBsHG (Electronics)
‣ 更多 davison 的文章
文章代碼(AID): #1KkSBsHG (Electronics)