Re: [問題] hspice測leakage power

看板Electronics作者jfsu (水精靈)時間12年前 (2013/10/15 14:30)推噓3(3推 0噓 1→)

留言4則, 3人參與討論串3/3 (看更多)

: 想請問一下 : 要如何用hspice測leakage power : 不知道有沒有特別的指令? (感覺應該是沒有) : 如果從定義來看 : 測leakage current 再乘上VDD 就是leakage power : 但leakage current又分很多種 ~"~ : 牽扯到接法的問題 : 有人是說把input接gnd或接VDD 再看power : 也有人是說input不要接任何訊號即可 : 最後再看power : 所以想請教一下各位版友 : 謝謝~ 底下簡化Output Driver的接法。 Output Leakage High/Low Test(IOH/IOL) and Connection: 1.藉由控制input pin，將output pin設置為Hi-Z狀態。 2.外加工作電壓,ex: 3.3V or 1.8V 3.待測接腳: IOH施加高電壓Vdd（一般與電源電壓一致） IOL施加低電壓 0（一般與GND電壓一致）其他接腳: 空接 ○VDD ∣ □PMOS: Off ∣ ├──←─Output pin: Force VDD ↓ IOH 1.外加電壓，量測Output pin 對地漏電流 │ 2.依電路設計，其leakage約數uA以下 □NMOS: Off ∣ ▽(GND) ○Vdd ∣ □PMOS: Off ∣ ↓IOL ├──→─Output pin: Force GND 1.外加電壓，量測Vdd到Output pin漏電流 │ 2.依電路設計，其leakage約數uA以下 □NMOS: Off ∣ ▽(GND) -- 在臺灣，何謂R&D工程師? 1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。 2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。 3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話！ 4.Relax and Delay :太過於輕鬆(Relax)，那麼就要有schedule delay的準備！但是外派到大陸的臺灣郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割！ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 203.66.222.12

推

BuBuChen

10/15 22:02, , 1^F

10/15 22:02, 1^F

→

BuBuChen

10/15 22:02, , 2^F

10/15 22:02, 2^F

推

ezWang

10/15 23:08, , 3^F

10/15 23:08, 3^F