Re: [問題] hspice測leakage power

看板Electronics作者 (水精靈)時間12年前 (2013/10/14 01:09), 編輯推噓1(1推 0噓 10→)
留言11則, 2人參與, 最新討論串2/3 (看更多)
※ 引述《ezWang (ez王)》之銘言： : 想請問一下 : 要如何用hspice測leakage power : 不知道有沒有特別的指令? (感覺應該是沒有) : 如果從定義來看 : 測leakage current 再乘上VDD 就是leakage power : 但leakage current又分很多種 ~"~ : 牽扯到接法的問題 : 有人是說把input接gnd或接VDD 再看power : 也有人是說input不要接任何訊號即可 : 最後再看power : 所以想請教一下各位版友 : 謝謝~ 你要量的是input leakage還是output leakage? 針對你的提問: Q1.由於input通常看到的是gate oxide, leakage通常是nA等級 你說的 "有人是說把input接gnd或接VDD ，再看power"，這通常量到的是ESD元件的 junction leakage。 Q2"也有人是說input不要接任何訊號即可"，這指的是有些產品在input端沒有接所謂的 weak pull-high或是weak pull low的元件，當你把input floating，如果沒有這種 元件，通常會有input leakage發生，約是幾十~比百uA等級。 ps.一般的input circuit多半是TTL轉CMOS circuit，也就是NAND gate或是inverter 以上，至於你的問題可否再詳細說明? -- 在臺灣，何謂R&D工程師? 1.Reverse and Decap :IC反相工程，去膠，打開封裝，拍照，複製電路佈局。 2.Resign and Die :沒死的就操到辭職，沒辭職的就操到死。 3.Rework and Debug :計畫永遠跟不上變化，變化永遠跟不上老闆的一句話！ 4.Relax and Delay :太過於輕鬆(Relax)，那麼就要有schedule delay的準備！ 但是外派到大陸的臺灣郎，晚上是R (鴨)陪客戶，白天是D (豬)任人宰割！ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 180.177.14.217
推
10/14 20:52, , 1F
先謝謝J大的回答 我們並沒有指定說要測哪種leakage power
10/14 20:52, 1F
→
10/14 20:52, , 2F
這就是我很困擾的點..
10/14 20:52, 2F
→
10/14 20:53, , 3F
我題目想應該是要測output leakage power
10/14 20:53, 3F
→
10/14 20:53, , 4F
例如一個inverter fanout 2個inv 然後要測leakage power
10/14 20:53, 4F
→
10/14 20:54, , 5F
應該是指當logic0輸入 達到一個穩態後 NMOS照理講應該沒有
10/14 20:54, 5F
→
10/14 20:55, , 6F
電流流過 但實際去看NMOS電流時 卻發現有nA的電流經過
10/14 20:55, 6F
→
10/14 20:56, , 7F
在乘上VDD 應該就是他的leakage power?
10/14 20:56, 7F
→
10/15 13:27, , 8F
output Leakage有分為Leakahe Low 與Leakage High 兩種
10/15 13:27, 8F
→
10/15 13:29, , 9F
前者是量output pin到Vdd，後者是量output到Gnd 之間的漏電流
10/15 13:29, 9F
→
10/15 13:30, , 10F
另外，量漏電流就可以了，不需要乘以Vdd (因為Vdd都固定)
10/15 13:30, 10F
→
10/15 13:31, , 11F
可以用電流值的多寡來"簡化" leakage power
10/15 13:31, 11F
‣ 更多 jfsu 的文章
文章代碼(AID): #1IMjFVvM (Electronics)
‣ 更多 jfsu 的文章
文章代碼(AID): #1IMjFVvM (Electronics)