Re: [問題] PMOS之輸出不正常
我看你的圖形之後，覺得你量測到的信號很合理
這裡提示你幾個點去想一想
1. 你如果B給0 (低電位)，右上角的PMOS是處於哪種狀態
2. 當你A點與B點同時給0(低電位)的時候，馬達兩端的電壓要如何決定？
3. A/B給的訊號對馬達兩端的電壓影響為何
想通了這些，你自然就會知道電路的問題出在哪邊了
你已經很接近問題的核心，再加油一下吧 :)
※ 引述《ccliona (cc)》之銘言：
: 自從上次在板上問了一些問題後，聽了大大的意見去修改以及量測電路
: 上次所問的電路是此圖所示 http://imgur.com/bUgDCP2
訊號A為10Khz的PWM
: 訊號，而B為0。
: 原本所量測到左上角PMOS之Vg訊號輸入並不太正常，後來發現前面的BJT工作
: 區域錯誤，所以把左上角的10K電阻改成680歐姆後，左上角PMOS之Vg電壓正常
: 動作了，如此圖所示:
: http://imgur.com/Wy8imv2
(左上角PMOS之Vg訊號)
: 此示波器每小格單位為5v，此圖可以看到這個訊號是一個0v~25v的方波訊號
: 而Vs訊號則是從Vdd的25所連接，因此圖型如下圖所示:
: http://imgur.com/Oe44bnB
(左上角PMOS之Vs訊號)
: 問題來了，我所要的輸出訊號Vd 電壓降不下來，如下圖所示:
: http://imgur.com/SZ5n77O
(左上角PMOS之Vd訊號)
: 整體觀看如此圖所示：http://imgur.com/LJNKfFA
(黃色=Vg,紫色=Vs,藍色=Vd)
: 可以看到我的Vgs所工作的範圍不是-25V就是0V，但我的Vd電壓無法有效降
: 到0V來呈現一個輸出0~25V的完整輸出方波形，據我所知，PMOS之截止區條件是
: Vgs≧Vt，而我Vgs=0v 時，而此PMOS之Vt由datasheet得知為-2V，因此此PMOS
: 應該在截止區了，但Vd電壓還是在高電位
: 不知道小弟有哪個地方漏掉了，還有請各位大大在幫忙了，感謝
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.45.175.103
推
06/26 00:08, , 1F
06/26 00:08, 1F
→
06/26 00:09, , 2F
06/26 00:09, 2F
討論串 (同標題文章)
