Re: [問題] 二個關於電容的問題

看板Electronics作者CCMAKE (NNNN)時間11年前 (2013/06/09 11:28)推噓4(4推 0噓 12→)

留言16則, 7人參與討論串3/3 (看更多)

※ 引述《Unununium (￣▽￣＃)》之銘言： : ※ 引述《bat205 (時速200km)》之銘言： : : 最近看到有關於電容的兩段話 : : 一直想不出為什麼這樣寫 : : 請各位大大幫忙解惑 : : (Q1):大電容為什麼可以濾除低頻雜訊? : : (Q2):小電容用途在濾除高頻雜訊，根據非理想電容共振頻率公式fo=1/(2pi*sqrt(LC)) : : 在共振頻率以下為電容性，以上為電感性 : : 當電容越小共振頻率就越高，濾除高頻雜訊效果也越好。 : : 先謝謝各位高手幫忙解釋 : 電容內部會有寄生電感跟電阻 : 所以PCB上電源濾波不是理想上的Low pass filter 而是LC notch : 若是理想的低通濾波模型則無關頻率電容應當越大越好 : 每種電容都會有自己的resonant frequency 像這張圖http://tinyurl.com/leudwms : 而因為物理特性(技術問題) 越大的電容寄生電感跟電阻也越大 : 所以其notch頻率就越低像這張圖http://tinyurl.com/kfb4mk4 : 而實際上大電容的濾波特性是衰減量比較大 : Quality factor比較小所以那個頻率響應曲線會比較平坦 : 小電容就相反會很明顯的看到notch點但在電感效應不明顯的頻率下衰減量不大 : 當然因為技術的進步大容值電容也在朝low ESR, low impedence有很大的進步 : 像是常聽到OSCON固態電容就是一例想借用這個標題問一下通常各位大大在設計IC power pin的 decoupling電容時會依據甚麼樣的法則去決定要放幾顆/容值大小的電容呢? 以及怎麼決定多少 power pin可以共用同一個電容? 需要由IC工作頻率/耗電流/電壓套公式去計算所需要的容值大小/顆數? 或是直接跑模擬來決定? 還是依據........"經驗"法則來決定 (如果有的話是甚麼樣的經驗法則?) ? 會這樣問是因為看過滿多系統廠的EE設計電路的時候就直接放幾個大電容+小電容 (大小大概是十倍的差距) 問他們怎麼設計的也答不出個所以然小一點的公司也不太可能去跑power simulation 所以想請教各位大大 PCB電路設計時都是怎麼做的呢? 感謝各位 ^^ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.137.11.190 ※ 編輯: CCMAKE 來自: 220.137.11.190 (06/09 11:28)

推

neoyori

06/09 14:24, , 1^F

06/09 14:24, 1^F

→

neoyori

06/09 14:26, , 2^F

06/09 14:26, 2^F

→

neoyori

06/09 14:27, , 3^F

06/09 14:27, 3^F