Re: [問題] MOS的一些問題
※ 引述《iiiikkk (東森媒體科技)》之銘言：
: 請問MOS我讓它Vod>Vds>Vdsat, 並且Vgs<Vth
: 此時MOS操作在sub-threshold 區
: 若電路是current mirror, 會影響到mismatch嗎(如果我給它W*L很大也沒用嗎)?
: 就我所知Vds>Vdsat就會在是saturation (velocity saturation)
: 是否一定要將Vds>Vod才安全?
講明白一點就是我設計一個電路LDO用到current mirror，
跑AC 特性(phase margin, dc gain, psrr 等)都正常，
而且run Monte Carlo模擬也顯示current mismatch<1%
但是被學長檢查出來current mirror有幾顆MOS的Vgs<Vth，但是Vds均>Vdsat,Vod > Vds
(而且是current mirror裡的diode connected MOS)
學長說這樣會造成mismatch嚴重會有良率問題，
但是就我所知，Vds>Vdsat即表示在saturation區間，為何他說一定要遵守Vds>Vod?
另外Vgs<Vth我google結果有人說的確會造成mismatch較大，
但是我想問若我把W/L用小(W變小, L不變)使Vgs>Vth跟把W*L用大但是Vgs<Vth(差<100mV)
這2者何者的matching較好?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.230.55.228
推
04/16 23:48, , 1F
04/16 23:48, 1F
→
04/17 07:01, , 2F
04/17 07:01, 2F
討論串 (同標題文章)