看板 [ Electronics ]
討論串[問題] MOS的一些問題
共 4 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#4
Re: [問題] MOS的一些問題
推噓17(17推 0噓 26→)留言43則，0人參與, 最新作者jamtu (月光下的智慧)時間12年前 (2013/04/18 02:20), 編輯資訊
0
0
0
內容預覽:
很多人對subthreshold region有迷思. 尤其是做高速電路大電流習慣的人 聽到Vgs<Vth就覺得你在亂做. MOS根本打不開. 而事實上在很多low-power的應用. 好啦，uA甚至nA等級的電流對於他們的確是沒有打開XDD. 首先要先知道，subthreshold region不
(還有1839個字)
#3
Re: [問題] MOS的一些問題
推噓8(8推 0噓 0→)留言8則，0人參與, 最新作者obov (恩登)時間12年前 (2013/04/17 04:02), 編輯資訊
0
0
0
內容預覽:
業界觀點:. 1.先簡單估算你的系統可以容忍多大mismatch 我猜你ldo就算跑掉10%也沒事. 2.first order Vod=Vgs-Vth Vod越大 vth variation的影響就會相對小. 3.遵守vgs>vth vds>vod是好習慣 silicon回來fail比較不會被抓出
#2
Re: [問題] MOS的一些問題
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者iiiikkk (東森媒體科技)時間12年前 (2013/04/16 23:25), 編輯資訊
0
0
0
內容預覽:
講明白一點就是我設計一個電路LDO用到current mirror，. 跑AC 特性(phase margin, dc gain, psrr 等)都正常，. 而且run Monte Carlo模擬也顯示current mismatch<1%. 但是被學長檢查出來current mirror有幾顆MO
(還有168個字)
#1
[問題] MOS的一些問題
推噓2(2推 0噓 1→)留言3則，0人參與, 最新作者iiiikkk (東森媒體科技)時間12年前 (2013/04/16 13:03), 編輯資訊
0
0
0
內容預覽:
請問MOS我讓它Vod>Vds>Vdsat, 並且Vgs<Vth. 此時MOS操作在sub-threshold 區. 若電路是current mirror, 會影響到mismatch嗎(如果我給它W*L很大也沒用嗎)?. 就我所知Vds>Vdsat就會在是saturation (velocity s
首頁
上一頁
1
下一頁
尾頁