Re: [問題] 反射係數考量

看板Electronics作者 (恩登)時間11年前 (2013/02/05 14:22), 編輯推噓7(705)
留言12則, 5人參與, 最新討論串3/3 (看更多)
※ 引述《deathcustom (DC)》之銘言: : 這是集成電路(lumped sum circuit)跟分散電路(distributed circuit)的差別 : (by 電波的瞿大,電路的大雄) : 考慮反射係數的狀況是把導線考慮成"TL"(transmission line) : 也就是你的導線長相對於你的波長不可以忽略時 : 以一般的電子學裡面的電路 : 信號的頻率通常在1GHz以下 : 考慮信號傳遞速率約為0.1光速(通常只會高不會低)的狀況下,信號波長大於3公分 : 考慮所謂的不可忽略用最嚴格的來算,1/10波長,也就是至少3mm : 電子學哪個信號線長超過3mm的? : (更別提這是高速信號了,如果是類比的信號往往頻率才100MHz) : 你一整顆晶片要大於1mm*1mm都算大了 剛好路過回一下 1mm*1mm的IC其實不少見喔......有興趣的可以回家拆開電腦看看 CPU GPU這種以前台灣不太做的東西常常很大顆 我也搞過2mm長的clock signal 跑8Ghz clk 這種clk也是有一點點傳輸線的學問在裡面 恩就一點點 反射現象一直都是存在的 可是為什麼電子學不考慮 原因很簡單阿 你考慮也只是在浪費時間而已 工程本來就只是求個近似 影響很小的反射現象就別管他惹 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 98.234.209.196

02/05 14:27, , 1F
身寸☆惹ㄦ
02/05 14:27, 1F

02/05 14:29, , 2F
是說走線走到2mm的話,傳輸線的反射還算小咖
02/05 14:29, 2F

02/05 14:30, , 3F
在那之前還要先解決clock skew
02/05 14:30, 3F

02/05 14:50, , 4F
o大要不要講一下clock distribution的技術阿?例如說3000um
02/05 14:50, 4F

02/05 14:51, , 5F
以上要怎麼搞比較好?local PLL有沒有搞頭?哈
02/05 14:51, 5F

02/05 14:53, , 6F
distributive DLL
02/05 14:53, 6F

02/05 15:01, , 7F
distributive DLL只是我的猜測,實際上不知道QQ
02/05 15:01, 7F

02/06 18:42, , 8F
不過DLL要做的好容易做的很大 但DLL確實可行 看應用在哪
02/06 18:42, 8F

02/07 02:07, , 9F
xilinx altera Intel一堆大IC
02/07 02:07, 9F

02/08 04:11, , 10F
CDR,我亂說的,若是的話,power consumption 應該嚇人
02/08 04:11, 10F

08/13 19:36, , 11F
是說走線走到2mm的話 https://noxiv.com
08/13 19:36, 11F

09/17 23:29, , 12F
//noxiv.com https://daxiv.com
09/17 23:29, 12F
文章代碼(AID): #1H4AKsNH (Electronics)
文章代碼(AID): #1H4AKsNH (Electronics)