[問題] verilog增長impulse問題

看板Electronics作者 (moss)時間13年前 (2012/11/25 17:07), 編輯推噓0(0推 0噓 2→)
留言2則, 2人參與, 最新討論串1/3 (看更多)
剛學VERILOG就遇到瓶頸了.... 想請教一下 我有一個8個單位時間的impulse ________ ______________| |____________ 想問一下要怎麼生成10個單位的impulse ________ ______________| |____________ 變成=> __________ ______________| |__________ 之前有看過可用reg去新增 再貼在後面 但小弟想了很久想不出來.... -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 1.34.181.105 ※ 編輯: trimos 來自: 1.34.181.105 (11/25 17:07)
→
11/25 20:46, , 1F
DLL?
11/25 20:46, 1F
→
11/26 00:50, , 2F
簡單來說你要讓他寬度變5/4嗎??
11/26 00:50, 2F
‣ 更多 trimos 的文章
文章代碼(AID): #1GiT_GSM (Electronics)
‣ 更多 trimos 的文章
文章代碼(AID): #1GiT_GSM (Electronics)