[問題] OP如何設計出 thd+N <-100dB
最近在設計一個PGA放大電路，要放大信號提供給後級的16bit ADC，
但實際IC量測的thd+N只有-50dB而已，
只有8bit而已，問題應該是出在OP的架構，
不知哪一種架構可以達到高解析低失真的需求??
謝謝~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.251.242.100
推
07/19 01:18, , 1F
07/19 01:18, 1F
→
07/19 01:19, , 2F
07/19 01:19, 2F
→
07/19 01:20, , 3F
07/19 01:20, 3F
→
07/19 07:45, , 4F
07/19 07:45, 4F
推
07/19 08:57, , 5F
07/19 08:57, 5F
討論串 (同標題文章)
以下文章回應了本文：
完整討論串 (本文為第 1 之 3 篇)：