[問題] 如何判斷AGC的Phase Margin

看板Electronics作者 (東森媒體科技)時間13年前 (2012/06/16 20:17), 編輯推噓2(2推 0噓 2→)
留言4則, 2人參與, 最新討論串1/2 (看更多)
不知道有沒有人碰過Analog AGC feedback的電路的stability問題? 電路系統如下: 1.一個Differential RF Amplifier: (輸入為Vin, 輸出為Vout, Bias 電流為Iin, 在Freq=2GHz時的阻抗=Zo, 其它頻率=0) 2.一個Differential Peak Detector: (偵測Amplifier的Vout, 會轉化為dc voltage稱Vdc1) 3.一個比較器:(DC gain=A1, 參考電壓為Vref) 當Vref > Vdc1時: 表示Vout太低, 比較器會feedback 較大的Bias電流控制Amp 當Vref < Vdc1時: 表示Vout太大, 比較器會feedback 較小的Bias電流控制Amp ---------------------------------------------------------------------------- 我的問題如下: 1.因為Peak detector是non-linear的電路, 再加上RF Amplifier在2GHz才會有gain, 那麼如何去分析/模擬此電路的phase margin? 2. 由於Peak detector是differential的電路, 如果由ac 去simulation, 那麼在PD的輸出剛好是common mode點, 就剛好沒信號了... 感恩 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 123.195.41.187 ※ 編輯: iiiikkk 來自: 123.195.41.187 (06/16 20:34)
推
06/16 23:09, , 1F
non-linear電路不適用opamp那種分析法
06/16 23:09, 1F
→
06/16 23:09, , 2F
自己建個簡單數學模型分析一下 不過通常大家都是抓個大概
06/16 23:09, 2F
推
06/17 03:14, , 3F
感覺是要在最糟情況做假設去跑
06/17 03:14, 3F
→
06/17 03:14, , 4F
可能會跑很多個DC點的case...之類的
06/17 03:14, 4F
‣ 更多 iiiikkk 的文章
文章代碼(AID): #1Ft7b0-p (Electronics)
‣ 更多 iiiikkk 的文章
文章代碼(AID): #1Ft7b0-p (Electronics)