[問題] verilog有關輸入值未定時，assign輸出值消失

看板Electronics作者lueichun時間12年前 (2012/03/28 22:35)推噓0(0推 0噓 0→)

留言0則, 0人參與討論串1/2 (看更多)

‣ 返回看板[ Electronics ] 電資

‣ 更多 lueichun 的文章

文章代碼(AID): #1FSo6jE5 (Electronics)

討論串 (同標題文章)

完整討論串 (本文為第 1 之 2 篇)：

排序：最舊先 | 最新先 | 留言數

問題

[問題] verilog有關輸入值未定時，assign輸出值 verilog有關輸入值未定時，assign輸出值消失

12年前, 03/28

問題

Re: [問題] verilog有關輸入值未定時，assign輸出值 Re: verilog有關輸入值未定時，assign輸出值

12年前, 03/29

在新視窗開啟完整討論串 (共2篇)

‣ 返回看板[ Electronics ] 電資

‣ 更多 lueichun 的文章

文章代碼(AID): #1FSo6jE5 (Electronics)