[問題] 請教一個有關製程電壓上限的問題

看板Electronics作者 (jkl)時間14年前 (2012/02/29 23:24), 編輯推噓1(1推 0噓 1→)
留言2則, 1人參與, 最新討論串1/2 (看更多)
製程裡面都會說這個mos是幾伏特的 指的是gate的電壓上限嗎 但我看paper有時會看到他們會設計保護電路來避免單個mos的vds過高 請問單個mos的vds過高會有什麼問題嗎 如果有的話能從TSMC or UMC的製程檔裡找到drain與source端的電壓上限嗎 感激不盡 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.31.130.135
推
03/01 22:21, , 1F
oxide可能會breakdown 會有HCI等效應造成device
03/01 22:21, 1F
→
03/01 22:21, , 2F
特性degrade
03/01 22:21, 2F
‣ 更多 technology55 的文章
文章代碼(AID): #1FJaCv93 (Electronics)
‣ 更多 technology55 的文章
文章代碼(AID): #1FJaCv93 (Electronics)