Re: [問題] MOS電流電壓關係推導
※ 引述《kentano (健坦羅)》之銘言:
: 小弟最近剛修到電子學第二學期
: 課本上看到他講得好像很有道理
: 但實在是有一點想不通
: 就是:(以下以NMOS為例)
: 在 G 與 B(接地) 所induced 的 n-channel
: 其形狀為什麼會因 D to S 的電位差而改變?
: 這兩者(G、B) 與 (D、S) 間所產生的電場不是互相垂直的嗎
: 而且在定電位差下,電場也是CONSTANT
: 實在不解為何 n-channel 會有階梯狀(梯度)的形狀
: 求各位大大指點
: 謝謝!
如你所述,『在定電位差下,電場也是CONSTANT』,這句描述有個語病。
先看看下圖所示:
Gate
║
═════╩═════↑
SiO2 ↓d
───────────
Source - - - - - - - - - - - Drain ←── Id
- - Inversion - - -/
- - - - - - - - -/
────────
Delpetion
| |
Vx | |
↑ x x+dx
│ | |
│ | |
│▁▂▃▄▅▆▇█▏
└─────────→ x
當你在Drain端加一電壓,假設距離source端在channel的 x 處會有一電壓Vx
Id‧dx = μ‧Z‧|Q(x)| ‧ dVx
Id:drain端電流
Q:移動電荷(mobile charge)
μ:表面電子的移動率
對兩邊積分與把Q帶入某關係式(Q = -C(Vg - VFB - 2ψf - ...) )
你可以獲得 Id = #@$@#$!@$...
上述是推導Id的方式,在此略。
我只是想說明,在channel中,雖D to S的電位差一樣,但並非處處等電位
(畢竟,這不是理想的載流導線,它只是感應電荷所形成的通道。)
越靠近Drain端受到的影響越大,所以才會有夾止(pinch-off)發生。
--
在臺灣,何謂R&D工程師?
1.Reverse and Decap :IC反相工程,去膠,打開封裝,拍照,複製電路佈局。
2.Resign and Die :沒死的就操到辭職,沒辭職的就操到死。
3.Rework and Debug :計畫永遠跟不上變化,變化永遠跟不上老闆的一句話!
4.Relax and Delay :太過於輕鬆(Relax),那麼就要有schedule delay的準備!
但是外派到大陸的臺灣郎,晚上是R (鴨)陪客戶,白天是D (豬)任人宰割!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.66.222.12
※ 編輯: jfsu 來自: 203.66.222.12 (02/13 21:08)
推
02/13 21:23, , 1F
02/13 21:23, 1F
推
02/14 07:50, , 2F
02/14 07:50, 2F
→
02/14 13:40, , 3F
02/14 13:40, 3F
討論串 (同標題文章)
本文引述了以下文章的的內容:
完整討論串 (本文為第 3 之 3 篇):