Re: [問題] 儀表放大器 by Cadence
※ 引述《R7SSI (我是R"柒"SSI)》之銘言：
: 大家好：
: 日前我以Cadence設計差動放大器
: 並萃取出SP檔模擬後可放大訊號
: 即參照一般AD 620等儀表放大器
: 以三個剛才提到的放大器以及一些電阻串接後
: 本以為如此便可有儀表放大器之特性
: 無奈
: 毫無放大，就只是個諸多MOS組成的電路
: 在我HSpice模擬時，試圖以改變電阻值之方式去進行放大
: 但改到最後，進行直流放大模擬時
: 輸入為0 ~ 3.3V
: 但輸出僅至1.2xV左右便飽和了
: 是以想請教大家：CMOS 儀表放大器是否有什麼限制？
: 亦或是我觀念從頭錯到尾？
看起來你跟CMOS放大器很不熟
建議你對input common-mode range有更多了解
sensor放大器要做好，power跟noise很重要
offset更是決勝的關鍵
: P.S D35 製程
: 另外想問大家
: 由於我的研究是以MEMS結構旋塗後去感測氣體
: MEMS結構之後接一個NMOS
: 由於感測訊號極小
: 是以需連接放大器之類的後端電路
接NMOS的目的是啥？
: 而我看paper後，所聯想到的便是鎖相放大器(Lock -in amp)
: 或是儀表放大器
: 想請問大家還有什麼方式可作訊號之放大
最簡單的方式就是three-opamp IA
: 我曾經想過以NI的鎖相放大器串連MEMS
: 控制LabVIEW去做訊號放大、擷取、量測
: 但NI的儀器造價令人結舌
重點不是這個，重點是你的MEMS是on-chip
但是外接放大器是off-chip
你能不能確定MEMS結構輸出的小到了晶片外面後，是你想要的信號
如果可以，可以跟TI買INA333之類的低功耗低雜訊放大器
: 以上，感謝大家
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.30.132
推
12/30 22:51, , 1F
12/30 22:51, 1F
→
12/30 22:52, , 2F
12/30 22:52, 2F
→
12/31 01:19, , 3F
12/31 01:19, 3F
→
12/31 01:19, , 4F
12/31 01:19, 4F
→
12/31 01:20, , 5F
12/31 01:20, 5F
→
12/31 01:20, , 6F
12/31 01:20, 6F
→
12/31 01:21, , 7F
12/31 01:21, 7F
→
12/31 01:21, , 8F
12/31 01:21, 8F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：