Re: [問題] 請教有關"負電容"的問題
※ 引述《iiiikkk (東森媒體科技)》之銘言：
: 個人淺見如下, 謹供參考
: Vip-Vop串一個電容, Vin-Von串一個電容
: 等效上對高頻訊號而言,形容一個latch,
: 若在某一個頻率所產生的-1/2gm < (2~3)*R,就會滿足振盪的條件
: 但是在低頻時, 所產生的close-loop gain很小, 所以不會有振盪的問題
: 所以端看你希望加的電容多大,以及操作頻率決定電路的操作
:
1/2gm < (2~3)*R這個跟頻率無關 只要gain夠大 就是會振
這種feed-forward cap的做法也不能說罕見 只是設計時要小心
而且negative input cap的頻率範圍也不高
(後面擺個source follower降output imp會增加不少頻寬)
其實只要翻翻課本把詳細推倒Cgd的公式正號轉負號
->右半平面的zero會變成左半平面
->gm*r大到一個程度會有pole跑到右半平面->必震盪
實務上用的人不多，gm*R不太好控制，cap variation大，寄生電容也是問題
group delay/phase response也會醜到讓人卻步
如果只是要拿來當negative cap->避免震盪所以gain可能略大於2
->電流/area都大
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 99.34.228.84
推
11/05 12:40, , 1F
11/05 12:40, 1F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 3 之 3 篇)：