看板 [ Electronics ]
討論串[問題] 請教有關"負電容"的問題
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] 請教有關"負電容"的問題
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者obov (來噓蒼真)時間14年前 (2011/11/05 11:32), 編輯資訊
0
0
0
內容預覽:
1/2gm < (2~3)*R這個跟頻率無關 只要gain夠大 就是會振. 這種feed-forward cap的做法也不能說罕見 只是設計時要小心. 而且negative input cap的頻率範圍也不高. (後面擺個source follower降output imp會增加不少頻寬). 其實只
(還有102個字)
#2
Re: [問題] 請教有關"負電容"的問題
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者iiiikkk (東森媒體科技)時間14年前 (2011/11/05 09:00), 編輯資訊
0
0
0
內容預覽:
個人淺見如下, 謹供參考. Vip-Vop串一個電容, Vin-Von串一個電容. 等效上對高頻訊號而言,形容一個latch,. 若在某一個頻率所產生的-1/2gm < (2~3)*R,就會滿足振盪的條件. 但是在低頻時, 所產生的close-loop gain很小, 所以不會有振盪的問題. 所以端
#1
[問題] 請教有關"負電容"的問題
推噓3(3推 0噓 4→)留言7則，0人參與, 最新作者jamtu (月光下的智慧)時間14年前 (2011/11/05 02:00), 編輯資訊
0
0
0
內容預覽:
大家好. 假設有一個differential pair. _______________________. | |. < <. R < R <. < <. | |. Von | | Vop. | |. | |. |-- --|. Vip ----|| ||---- Vin. |-> <-|. | |
(還有344個字)
首頁
上一頁
1
下一頁
尾頁