Re: [問題] pole-zero doublet

看板Electronics作者jsp0520 (Enzo)時間15年前 (2010/11/18 14:18)推噓3(3推 0噓 2→)

留言5則, 4人參與討論串4/4 (看更多)

※ 引述《Mauder (知福..惜福..)》之銘言： : ※ 引述《tjyee (cloud)》之銘言： : : 如題,請問什麼是"pole-zero doublet"??是極零點相消的意思嗎?放在OP裡解釋又代表 : : 什麼意思呢?請高手解答,謝啦! : 樓上的答案和我認知的不太相同 : pole-zero doublet指的是一對頻率接近的pole和zero : 有可能是電路本身特性所產生也可能是pole zero對消沒做好所導致 : 它可能出現在differential amp的current mirror或者是active cascode : 而這樣的接近的pole zero的產生可能在bode plot上看不出來 : 雖然在bode plot看到正常的frequency response和PM : 但是這樣隱藏的doublet可能會導致嚴重的long settling問題 : 使得電路無法使用 M大提供的連結中所提到的paper是 Paul R. Gray在1974年所發表的JSSC 其內容大約是說doublet的spacing主要是影響時域響應而非頻域響應同年有一篇 "A Fast Settling Monolithic OPAmp Using Doublet Compresion Techniques" 主要在說明利用doublet的方法可以加快整個電路的操作速度這篇是利用一條前向路徑去刻意的增加一對doublet並將其放在第一個極點及第二個中間這樣可以達到拓展頻寬的目的個人認為最經典應用doublet的電路是two-stage的Rc-Cc補償方法是由 William C. Black 在1980年的JSSC所發的一篇 "A High Performance Low Power CMOS Channel Filter" 也是Allen書中所介紹的方法主要是將補償後的LHP零點放在OP的第二個極點上這樣就能在維持穩定度的情況下提升頻寬詳細的設計方法請參閱Allen的書 [Ch6.3 p.279 2nd ed.] 以上是小弟的一點補充歡迎大家一起討論 -- 我想要什麼是有你的風景 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.150.96 ※ 編輯: jsp0520 來自: 140.113.150.96 (11/18 14:21)

推

Mauder

11/18 14:38, , 1^F

11/18 14:38, 1^F

※ 編輯: jsp0520 來自: 140.113.150.96 (11/18 15:14)

推

Beckham7

11/18 15:33, , 2^F

11/18 15:33, 2^F

推

juc

11/21 22:19, , 3^F