Re: [問題] pole-zero doublet

看板Electronics作者 (阿達)時間15年前 (2010/11/18 00:24), 編輯推噓3(301)
留言4則, 4人參與, 最新討論串2/4 (看更多)
※ 引述《tjyee (cloud)》之銘言: : 如題,請問什麼是"pole-zero doublet"??是極零點相消的意思嗎?放在OP裡解釋又代表 : 什麼意思呢?請高手解答,謝啦! pole-zero doublet通常指的是會有一個zero剛好在pole頻率兩倍的地方 也就是 2fp = fz, 通常會有這種現象,是系統的output由兩個input貢獻所導致 就拿 "differential in, single out" OTA來解釋 output的gain是由+Vi/2, -Vi/2兩條path所貢獻 這兩條path對DC GAIN的貢獻在最理想的情況下是各一半 如果我們單就考慮在Current mirror那有個寄生電容Cp 假設+Vi/2是離output比較遠的那端 Vout的block圖可以表示成 ----------- |-------| | 1 | +Vi/2 ---| h(s) |---| ------- |--------- |-------| | s | | | 1+ ---- | | | wp | | ---------- 減--- Vo | | |-------| | -Vi/2 ---| h(s) |----------------------- |-------| (醜圖傷眼對不起 > <) 在假設所有元件都匹配的情況下, 兩條路徑對gain所貢獻的差別就差在那個 mirror pole 由上圖導一導你可以發現 1 -------- s 1+ --- 2wp Vo = Vi*h(s)*(----------) 剛好有個zero在pole兩倍的地方 1 -------- s 1+ --- wp 這種現象你可以理解成output由兩條path平均貢獻1/2 現在有一條path因為pole的關係他所貢獻的gain都被bypass到ground開始衰減 衰減到他自身貢獻的1/2gain全都沒了(在2wp的地方)就不會再衰減了 所以自然而然那邊有個zero讓gain不會一直掉。 另外這種現象在頻譜來看看不出有什麼問題, 如果你有興趣把他轉到time domain去看看 你的rising time會因為這個doublet大幅的增加 這才是問題所在。 p.s 當然zero頻率不一定要在兩倍的地方 就端看你兩條path所貢獻的gain為多少 (有錯請指正,謝謝各位) -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.133.200.14 ※ 編輯: ckduck 來自: 220.133.200.14 (11/18 00:31)

11/18 02:13, , 1F
推推,受教了
11/18 02:13, 1F

11/18 08:46, , 2F
請問rising time大符增加的原因是因為PM降低的關係嗎
11/18 08:46, 2F

11/18 10:14, , 3F
@@" 好厲害,可惜看不懂>"<
11/18 10:14, 3F

11/18 15:26, , 4F
看起來像是極點在零點兩倍的地方
11/18 15:26, 4F
文章代碼(AID): #1Cv06YYT (Electronics)
討論串 (同標題文章)
文章代碼(AID): #1Cv06YYT (Electronics)