[問題]數位電路關於cross clock domain的問題?

看板Electronics作者arloha (我要去澳洲玩!!!)時間15年前 (2010/05/04 00:38)推噓2(2推 0噓 4→)

留言6則, 3人參與討論串1/3 (看更多)

目前我的研究中會使用到兩種不同時脈的clock來讓電路運作現在的問題是如何讓資料從較慢時脈控制的正反器送到較快時脈控制的正反器以及較快時脈控制的正反器將資料送到較慢時脈控制的正反器我找了一些關於這方面的訊息目前知道這問題似乎又被叫做cross clock domain 我有看到如果要將資料從較慢時脈控制的正反器送到較快時脈控制的正反器可以將較快時脈控制的正反器串接兩級(也就是兩級的移位暫存器) 以此來接收較慢時脈控制正反器的輸出資料?! 但另外一種情況我就沒找到詳細介紹.... 不知道有沒有人對這方面有所了解的!! 先謝謝了~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.230.54.34

→

TripleC

05/04 10:13, , 1^F

05/04 10:13, 1^F

推

pow

05/04 12:27, , 2^F

05/04 12:27, 2^F

→

pow

05/04 12:27, , 3^F

05/04 12:27, 3^F