看板 [ Electronics ]
討論串[問題]數位電路關於cross clock domain的問題?
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題]數位電路關於cross clock domain的問題?
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者sasako (模糊地讓我看不清)時間15年前 (2010/05/10 01:12), 編輯資訊
0
0
1
內容預覽:
http://w2.cadence.com/whitepapers/cdc_wp.pdf. 除了推文中的連結外，我覺得這也滿有用的，. double sync其實是工程師滿常用的方法，是用來處理. level且是1 bit的訊號，若是兩個bit以上，就必須參. 考推文中的內容，需要有gary cod
(還有487個字)
#2
Re: [問題]數位電路關於cross clock domain的問題?
推噓4(4推 0噓 4→)留言8則，0人參與, 最新作者horsehead (小孩臉 N￾NN￾N)時間15年前 (2010/05/04 15:47), 編輯資訊
0
0
0
內容預覽:
首先要看你要傳什麼東西 如果是控制信號是由另外一個clock domain 傳過來. 而且只有一根的話 ex : enable 是可以用這樣兩級的去傳 但是若控制信號. 有兩根以上的話 建議在原clock domain 先整合成一根後再透過兩級DFF去同步. ex : EN1 & EN2 都是 cl
(還有405個字)
#1
[問題]數位電路關於cross clock domain的問題?
推噓2(2推 0噓 4→)留言6則，0人參與, 最新作者arloha (我要去澳洲玩!!!)時間15年前 (2010/05/04 00:38), 編輯資訊
0
0
0
內容預覽:
目前我的研究中會使用到兩種不同時脈的clock來讓電路運作. 現在的問題是. 如何讓資料從較慢時脈控制的正反器送到較快時脈控制的正反器. 以及較快時脈控制的正反器將資料送到較慢時脈控制的正反器. 我找了一些關於這方面的訊息. 目前知道這問題似乎又被叫做cross clock domain. 我有看到
(還有34個字)
首頁
上一頁
1
下一頁
尾頁