Re: [問題] 關於高速計數器的可行性
※ 引述《comarocker (就這樣結束了嗎?)》之銘言：
: ※ 引述《proach (pazroach)》之銘言：
: : 除了開 asic 之外，有興趣自己兜一組嗎？
: : http://www.onsemi.com/PowerSolutions/parametrics.do?id=237
: : 我對於onsemi持續開發 discrete ECL logics這件事很有興趣，
: : 網頁上列出規格標示 10GHz D-FF, 還有 3GHz JKFF
: : 如果你有辦法解決 PCB上的 signal integrity大麻煩，
: : 應該有機會做到 1GHz 8bits counter吧？
: : however, debug and verification 都是超大麻煩。
: : 如果作出來了可以跟大家分享一下心得嗎？ :D
: 目前我是傾向使用Full Cutstom Design來製作
: 因為我是個小小的煙酒生
: 可以跟下線取得晶片量測
: 只是網路上找了許久似乎找不到相關的資料
: 主要都是以Divider為主
: 所以才想上來詢問大家的意見
: 是否能夠給個方向讓小弟有個頭緒
: 目前有試用T Flip Flop兜起來的同步計數器
: 不過可能是因為傳輸延遲的關系
: 做到4位元的時候，MSB的動作就不正常了
: 麻煩版友不吝提供意見囉
: 當然我有什麼發現也會上來回報的
: PS.補充一下，製程是0.35um 規格為1GHz，8位元
: 有什麼需要說明的再麻煩版友提醒了…
Full-Custom的話
建議下0.18um TSMC mmrf或是如果你是台大學生有台大自己的0.18 logic
但是TSMC mmrf這個要簽授權書～～～詳細細節要自己去問CIC
另外，既然是Full-Custom
那就沒必要用Cascade的型式來做
試試看自己全部重新Design，0.18有一點機會達成的，我想
要不然如果用現有的電路
以我看到的經驗
0.18 DFF(CCMOS, TSPCR)作的Divider大概能操作到1GHz上下（更快有時會出錯）
所以～～～用單純Cascade，也就是課本上畫的電路......我只能說～不樂觀
8Bit，用CSA、CLA結構當Adder看看有沒有機會o.o
--
╭ █◣◢█ ╮ ╭ ███◣╮ ╭═══╮ ╭═════╮ ╭═════╮
║ ████ ╰══╯ █ ◥█╰══╯◢ ☆ ╰═╯ ◢▌ ◢╰══╯ ║
║ ████ ◢◢◣ █◣ █ ◢█◣ █ ◢ ◢█◣ ██◣ █ ◢█◣ ╴ ║
˙ █◥◤█ █◤ ███◤ █◢◤ █ █ █◢█ █▌█ █ █◢◤☆ ￣ρ▄ ║
║ ◥ ◤ █ ● █◥█◣ ◥█◤ █ ◤ ◥◤◥ ◥█◤ █ ◥█◤ ╰〈╭▄﹀║
╰New York Yankees═ ◤ ════ #40 ◤ Chien-Ming Wang═◤═══ψTheAnswer3╯
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.116.95.114
推
07/22 06:26, , 1F
07/22 06:26, 1F
推
07/22 11:06, , 2F
07/22 11:06, 2F
推
07/22 11:34, , 3F
07/22 11:34, 3F
→
07/22 11:36, , 4F
07/22 11:36, 4F
→
07/22 11:36, , 5F
07/22 11:36, 5F
討論串 (同標題文章)