Re: 有關fpga問題

看板Electronics作者 (kevin)時間16年前 (2009/07/09 23:08), 編輯推噓2(2推 0噓 0→)
留言2則, 2人參與, 最新討論串2/2 (看更多)
加個else就可以了，組合電路要有default值， ex. else Out = A; ※ 引述《mogimnum (muwahahahaha)》之銘言： : code : /////////////////// : module (A, B, C, a, b, c, OUT) : input A, B, C, a, b, c; : output OUT; : always @ ( A, B, C, a, b, c ) : if (a) : OUT = A; : else if (b) : OUT = B; : else if (c) : OUT = C; : endmodule : 請問我這樣寫一個 latch 會有什麼問題嗎 : 我用xlinx轉出來的 latch　很怪 : 我是希望當沒有條件符合時 : OUT可以keep原本的質 : 但xlinx好像不行 : 這樣寫是不是有問題 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.136.220.209
推
07/11 03:23, , 1F
可是這樣合出來就變mux了
07/11 03:23, 1F
推
07/11 05:00, , 2F
如果把每個if加個else 然後OUT <= OUT呢
07/11 05:00, 2F
‣ 更多 kevin0911lin 的文章
文章代碼(AID): #1ALWW6Ra (Electronics)
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共2篇)
‣ 更多 kevin0911lin 的文章
文章代碼(AID): #1ALWW6Ra (Electronics)