看板 [ Electronics ]
討論串[問題] 什麼是Clock tree
共 3 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#3
Re: [問題] 什麼是Clock tree
推噓1(1推 0噓 2→)留言3則，0人參與, 最新作者deathcustom時間16年前 (2009/05/20 21:46), 編輯資訊
0
0
0
內容預覽:
最基礎的概念畫個圖給你看你就瞭解了. dT dT dT. clk_in─┬Buff─┬Buff─┬Buff─┐. blk_1 blk_2 blk_3 blk_4. 所以block_4跟block_1差3*dT這麼多時間. 有時候就可能會出現error（尤其在高速的運算電路裡）. 如果我們改用. cl
(還有542個字)
#2
Re: [問題] 什麼是Clock tree
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者wxyz666 (vff )時間16年前 (2009/05/20 21:41), 編輯資訊
0
0
0
內容預覽:
Clock Tree是了解決Clock Skew的問題. 所謂的Clock Skew就是A點訊號和B點訊號有時間差. 我想問的是通常多大的電路才會需要考慮做Clock Tree呀. 3000顆電晶體需要嗎？. 如果採四端都有Clock輸入的話，Clock Tree是不是可以試情怳不做呢？. 感謝.
#1
[問題] 什麼是Clock tree
推噓1(1推 0噓 5→)留言6則，0人參與, 最新作者M9407120 (妖)時間16年前 (2009/05/20 15:34), 編輯資訊
0
0
0
內容預覽:
個人先敘述自己了解的. 使用FPGA來設計電路時，可以使用PLL來將其時脈倍頻~. 並可使用暫存器或邏輯電路來做除頻的動作，以便分給其他IC使用~. 那之中Clock tree~. 與直接使用FPGA倍頻，之後再用暫存器或邏輯電路除頻的方式有何不同呢?. --. ※ 發信站: 批踢踢實業坊(ptt.
首頁
上一頁
1
下一頁
尾頁