Re: [問題] 有會寫Verilog的神人嗎？

看板Electronics作者LINAN322 (新熱血陽光男孩NN)時間17年前 (2009/01/13 19:04)推噓2(2推 0噓 15→)

留言17則, 3人參與討論串3/3 (看更多)

※ 引述《zxvc (修行)》之銘言： : ※ 引述《LINAN322 (新熱血陽光男孩NN)》之銘言： : : verilog如何將一個陣列傳入子module中 : : 想請問一下會寫Verilog的神人， : : 我們在寫verilog的時候， : : 如何將一個陣列傳入子module中？？？ : : 如： : : //-----------------------------------------------------// : : reg [1:0] a [9:0] //即長度為2bit的1*10的a陣列 : : mod1 step1 (a,b) //傳入mod1 module，輸入a陣列，輸出b陣列 : : //-----------------------------------------------------// : : 以上就是mod1 step1 (a,b)中的，a的格式，我不知道怎麼設定輸入？ : : 我試過(a,b)，(a[0],b)，......等，都不行。 : : 看過很多書， : : 好像沒有人在用。 : : 請問這個問題有人會嗎？？？ : : 拜託幫忙了， : : 謝謝。 : : 我用的是ModelSim軟體，謝謝。 : 你看你的mod1 module能不能改成只能處理一個vector。 : 如果可以，你可以多次呼叫mod1來處理： : mod1 setep0(a[0], b); : mod1 setep1(a[1], b); : 如果你想自動化產生mod1，可以用loop generate： : genvar i; : generate : for(i = 0; i <= 1; i = i+1) : begin:setepArray : mod1 setep(a[i], b); : end : endgenerate ^^ 首先，先謝謝你的回答，這其實我有試過了；可是在 mod1 step0(a[0],b); 裡面的a[0]的這個用法，就已經產生錯誤。因為我已經將a[0]宣告為1*10的陣列，他沒辦法將a陣列的第一個元素傳出去；若a不是一個陣列，但為一個10bit數值，他是可以將第一個bit傳出。所以我才在想說，是不是打成a[0]傳入module的 "step0(a[0],b)"這行其中語法已經有了錯誤... 不過還是謝謝你喔，︿︿ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.138.178.157

推

zxvc

01/13 19:11, , 1^F

01/13 19:11, 1^F

→

zxvc

01/13 19:11, , 2^F

01/13 19:11, 2^F

→

zxvc

01/13 19:13, , 3^F

01/13 19:13, 3^F