Re: [問題] vhdl要如何表示負1
※ 引述《jason543 (時間的眼淚)》之銘言：
補充一點 因為我是用MATLAB來跑XILINX的BLOCK
所以要設 I 跟 Q 軸 不然後面接的SCOPE沒辦法跑
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.126.131.62
推
11/20 22:22,
11/20 22:22
基本上呢
計算機組織、計算機結構裡面教的那個是標準的IEEE定義的
標準的浮點數表示法（包括正負）
還有1's 2's complement（一補數、二補數表示法 整數專用）
通常大多數的狀態下，作整數操作（即使是小數也想成整數操作）
用2's complement會很方便（因為加減的結果很直觀）
但是在某些地方、尤其是在自己的設計內部
模組跟模組之前的信號
可以用UDP（user define protocol）
講明白點也就是自己定義
自己定義的重點是在HDL 操作上的方便性（也就是實際數位電路操作）
如果自己定義的信號定義在操作上比二補數的操作麻煩，那就沒必要
簡單來說，數位電路、混合信號電路（ADC）產生的輸出信號
在沒有定義0001 = +1之前，0001可以是任何數字
1111 = -1之前，1111可以是任意數字（2's complement）
一般來說很簡單的UDP方法（在MATLAB模擬、數位電路思考）
就是平移（全部加減多少）、縮放（數值放大、縮小多少）
---
當然，成品最終都是要有實用性
所以一般來說都是要接到標準電路上
那輸出值還是會建議用IEEE標準、2's complement標準
所以計算機組織還是要有點底子
--
為什麼那邊那個人那麼傷心呢? ││││││
因為他是北部人啊，吃的比我們還毒哩! 2.5ppm ˍ︵ │││ 還好我們
0.5ppm ◥ ◥ 2ppm ╱ ╱▏ ││ 不用吃…
◤ ◥ ◤ ◥ │￣▏ ˍ 0ppm
| | | ╱ ╱ ﹨
◥◢ ￣ （||） ω ╯ ㄦ
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 122.116.95.114
討論串 (同標題文章)
完整討論串 (本文為第 2 之 2 篇)：
問題
1
1