看板 [ Electronics ]
討論串[問題] vhdl要如何表示負1
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] vhdl要如何表示負1
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者deathcustom時間17年前 (2008/11/20 22:48), 編輯資訊
0
0
0
內容預覽:
補充一點 因為我是用MATLAB來跑XILINX的BLOCK. 所以要設 I 跟 Q 軸 不然後面接的SCOPE沒辦法跑. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 140.126.131.62. 基本上呢. 計算機組織、計算機結構裡面教的那個是標準的IEEE定義的. 標
(還有806個字)
#1
[問題] vhdl要如何表示負1
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者jason543 (時間的眼淚)時間17年前 (2008/11/20 15:35), 編輯資訊
0
0
0
內容預覽:
現在小弟想要寫BPSK一個小程式~. 輸入端是0.1 輸出是+1.-1. 現在1->(+1)沒問題 可是不知道要怎麼要讓程式把0->(-1). entity bpsk is. port (. clk : IN STD_LOGIC;. reset : IN STD_LOGIC;. BPSK_IN :
(還有455個字)
首頁
上一頁
1
下一頁
尾頁