[問題] 如何有效的縮減CPLD使用的PAL數?

看板Electronics作者 (豆腐)時間16年前 (2008/05/12 22:40), 編輯推噓1(101)
留言2則, 2人參與, 最新討論串1/2 (看更多)
最近在進行CPLD期末作業的時候,發現一個問題,就是當CODE寫完並且於軟體上完成 模擬,準備DOWNLOAD到實習版時,發現所使用CPLD中的PAL數不夠,於是針對CODE進 行修改。 修改的過程中我發現,並不是單純的縮減功能就可以有效的減少PAL的使用量,有時 候刪除某些功能使其工作量減少,卻反而用掉更多的PAL;但是如果能減少REG的使用 量,則可以有效的減少使用的PAL數量,但我目前已經將能去除的REG都去除了,還是 不夠用。 這個題目我想應該學長也有寫過,所以我相信絕對有可以DOWNLOAD進實習版上的CPLD 容量大小的寫法,但是因為這是作業,所以不太可能向老師去索取其他人寫的CODE, 向老師詢問減少PAL使用量的方法,似乎也沒有比較正面的解答。 因為CODE寫完後,於CPLD中的實際硬體規劃是由軟體在進行,所以我並不知到它到底 怎麼做的,所以想請問版上有經驗的人,於CODE撰寫的過程中,是不是有什麼小技巧 可以有效的減少PAL的使用量呢? 註1:PAL是我查WIKI中所記述的CPLD中單位,我不曉得這樣形容是否恰當。 註2:我使用的語言為verilog。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.230.85.196

05/12 22:55, , 1F
卡諾圖??
05/12 22:55, 1F

05/12 22:58, , 2F
不好意思,我忘了說我是用行為描述模式寫的@.@
05/12 22:58, 2F
文章代碼(AID): #18A5RNrw (Electronics)
文章代碼(AID): #18A5RNrw (Electronics)