看板 [ Electronics ]
討論串[問題] 如何有效的縮減CPLD使用的PAL數？
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 如何有效的縮減CPLD使用的PAL數？
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者proach (p.roach)時間18年前 (2008/05/12 23:07), 編輯資訊
0
0
0
內容預覽:
CPLD主要是由 registers, IO, Sum-of-Product網路所構成，新一點的. 還會加上 PLL, SRAM...等東西，但在邏輯部分依舊是相同原理。. 基本上這沒有固定答案，大概給你幾個建議。. 1. 調整合成工具的選項，一定有 Optimization Speed or Ar
(還有349個字)
#1
[問題] 如何有效的縮減CPLD使用的PAL數？
推噓1(1推 0噓 1→)留言2則，0人參與, 最新作者icetofux (豆腐)時間18年前 (2008/05/12 22:40), 編輯資訊
0
0
0
內容預覽:
最近在進行CPLD期末作業的時候，發現一個問題，就是當CODE寫完並且於軟體上完成. 模擬，準備DOWNLOAD到實習版時，發現所使用CPLD中的PAL數不夠，於是針對CODE進. 行修改。. 修改的過程中我發現，並不是單純的縮減功能就可以有效的減少PAL的使用量，有時. 候刪除某些功能使其工作量減
(還有252個字)
首頁
上一頁
1
下一頁
尾頁