Re: [問題] 導通緩衝電路如何設計?

看板Electronics作者 (ALi)時間18年前 (2008/01/28 20:10), 編輯推噓3(3推 0噓 8→)
留言11則, 3人參與, 最新討論串2/2 (看更多)
降低電晶體切換損失，最主要的是降低EMI干擾，因為降低di/dt與dv/dt 看你是要以哪一種緩衝電路來設計，一般以RDC來搭配是最簡單的 ※ 引述《a93620037 (阿海)》之銘言： : 請問一下有沒有加導通緩衝電路的差別是什麼? : 那要如何設計呢? : 請高手分享一下設計導通緩衝電路的經驗 : 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.134.28.156
推
01/28 20:16, , 1F
我是想用RDC來搭配~但就是那些值不知道要怎麼選用XD
01/28 20:16, 1F
→
01/28 20:17, , 2F
聽說是要try and error...但依據是甚麼呢?y
01/28 20:17, 2F
→
01/28 23:10, , 3F
我起初也是找了很多PAPER關於設計RDC 但最後還是try&error
01/28 23:10, 3F
→
01/28 23:12, , 4F
二極體比較沒問題不要用萬用二極體4xxx R約15~100內
01/28 23:12, 4F
→
01/28 23:14, , 5F
電容小於0.1u 電容是關鍵 太大會導致MOSFET來不關閉！！
01/28 23:14, 5F
→
01/28 23:15, , 6F
正統作法是看MOSFET切換震盪波形頻率f 以10*f為參數設計RC
01/28 23:15, 6F
推
01/29 10:08, , 7F
可以推薦你找的paper嗎?...我想更了解他的原理
01/29 10:08, 7F
推
01/29 22:04, , 8F
使用RDC緩衝電路只是把切換損失轉移到RDC上而已
01/29 22:04, 8F
→
01/29 22:05, , 9F
整體效率並不會提升
01/29 22:05, 9F
→
01/30 11:07, , 10F
google "snubber"就有滿多資料了
01/30 11:07, 10F
→
01/30 11:41, , 11F
有一本電力電子的書有稍微介紹到作者eparc電力電子學概論
01/30 11:41, 11F
‣ 更多 anddyy 的文章
文章代碼(AID): #17dSOlXE (Electronics)
‣ 更多 anddyy 的文章
文章代碼(AID): #17dSOlXE (Electronics)