看板 [ Electronics ]
討論串[問題] 導通緩衝電路如何設計?
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 導通緩衝電路如何設計?
推噓3(3推 0噓 8→)留言11則，0人參與, 最新作者anddyy (ALi)時間18年前 (2008/01/28 20:10), 編輯資訊
0
0
0
內容預覽:
降低電晶體切換損失，最主要的是降低EMI干擾，因為降低di/dt與dv/dt. 看你是要以哪一種緩衝電路來設計，一般以RDC來搭配是最簡單的. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 140.134.28.156.
#1
[問題] 導通緩衝電路如何設計?
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者a93620037 (阿海)時間18年前 (2008/01/28 16:15), 編輯資訊
0
0
0
內容預覽:
請問一下有沒有加導通緩衝電路的差別是什麼?. 那要如何設計呢?. 請高手分享一下設計導通緩衝電路的經驗. 謝謝. --. ※ 發信站: 批踢踢實業坊(ptt.cc). ◆ From: 163.23.196.75.
首頁
上一頁
1
下一頁
尾頁