Re: [問題] verilog 乘法器 BCD用法
※ 引述《guam (小兄弟阿哲)》之銘言：
: 最近在寫一位數乘以一位數的乘法器 (0~9)X(0~9) =(0~81)
: 但遇上一個問題
: 因為要從FPGA上拉線出來接七段顯示器
: 假設遇上81 65 這種數值
: 以BCD的用法來說 每有一次10就要加一次0110
: 那是要怎麼寫呢?
: 感謝解答~
可以使用case，範例：
//Convert BCD LOOP
always@(posedge clk)
begin
case(BCD_REG[N])
1'b0110:
begin
BCD_REG[N]=0;
carryout=1;
end
default:
begin
if(carryout)
begin
BCD_REG[N]=BCD_REG[N]+1;
carryout=0;
end
N=N+1;
end
endcase
end
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 61.62.128.12
推
01/26 21:43, , 1F
01/26 21:43, 1F
→
01/31 03:30, , 2F
01/31 03:30, 2F
→
01/31 03:41, , 3F
01/31 03:41, 3F
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：