看板 [ Electronics ]
討論串[問題] verilog 乘法器 BCD用法
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] verilog 乘法器 BCD用法
推噓1(1推 0噓 2→)留言3則，0人參與, 最新作者omegacd (omegainfinity)時間18年前 (2008/01/26 07:21), 編輯資訊
0
0
0
內容預覽:
可以使用case，範例：. //Convert BCD LOOP. always@(posedge clk). begin. case(BCD_REG[N]). 1'b0110:. begin. BCD_REG[N]=0;. carryout=1;. end. default:. begin. if
#1
[問題] verilog 乘法器 BCD用法
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者guam (小兄弟阿哲)時間18年前 (2008/01/26 00:56), 編輯資訊
0
0
0
內容預覽:
最近在寫一位數乘以一位數的乘法器 (0~9)X(0~9) =(0~81). 但遇上一個問題. 因為要從FPGA上拉線出來接七段顯示器. 假設遇上81 65 這種數值. 以BCD的用法來說 每有一次10就要加一次0110. 那是要怎麼寫呢?. 感謝解答~. --. ※ 發信站: 批踢踢實業坊(ptt.
首頁
上一頁
1
下一頁
尾頁