Re: [問題] 數位設計心態問題
※ 引述《qk13 (give me someone to shoo)》之銘言：
: 小弟我目前是碩二學生，
: 正在做一個將MIMO Receiver的implement。
: （之前有修過一門SOC的課，做過十個出頭的coding練習，
: 目前是邊寫邊看verilog的書）
: 這是我第一次寫一個很大且複雜的code，
: 沒有概念也不知道每個階段該注意的是什麼，
: 或是以我的寫法寫出來的面積／功率會是怎樣，
: 讓我現在抱著一個很迷惘的心態在寫我的code，
: 想請教我這樣的想法是不是對的。
: ＊先將架構圖完成以及決定最開始的input定點數。
: ＊開始寫每一個module目標是能正確的運作。
: ＊連結所有的module讓他能正確運作。
: ＊最後在回到每個module看能不能改變寫法來改變面積或速度。
: 因為我很疑惑我是否能在寫完這個code之後有所進步，
: 我怕我自己埋著頭幹能得到的似乎有限，
: 所以想請問板上的各位，
: 當初是怎麼從第一個code開始的？
: 或是我該把我的重點放在哪呢？
: 請給我些建議，謝謝^^"
我個人的方法 僅作參考
原則上跟你講的差不多，但是有時寫很大的code，就必須善用其規律性，
或是遵循一些法則，這樣可以減少debug的困難度...
所以很多時候，我會請c code幫我寫verilog，一方面要改比較好改，而且
比用手key要好，因為可以減少key錯的情況..
還要善用verilog的parameter和define，增加你code的彈性..
另外最重要得當然就是coding style，他可以減少你以後在sythesis的麻煩
，畢竟要以能夠合成為最終目標，或是將來人家要看你的code會比較容易，
所以每條線的取名，和註解，可以寫得很白癡讓人一眼就了解這是幹嘛的..
debug的時候善用cad tool的熱鍵，我都是用verdi幫我，其中他裡面有很多
功能可以增加debug的速度，我以前都只會用nWave，可是後來發現兩個同時
一起用，效果加強很多..
而最終測試，通常是用testbench和c code做資料比對，這就考驗你testbench
的功力了..
我用的軟體是UltraEdit，他有些熱鍵功能都還滿好用的..推薦可以試看看^^
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.132.144.169
推
12/21 02:39, , 1F
12/21 02:39, 1F
※ kevin695:轉錄至看板 ECClab 10/20 21:22
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：