看板 [ Electronics ]
討論串[問題] 數位設計心態問題
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [問題] 數位設計心態問題
推噓1(1推 0噓 0→)留言1則，0人參與, 最新作者sasako (微笑待人)時間18年前 (2007/12/21 00:11), 編輯資訊
0
0
0
內容預覽:
我個人的方法 僅作參考. 原則上跟你講的差不多，但是有時寫很大的code，就必須善用其規律性，. 或是遵循一些法則，這樣可以減少debug的困難度.... 所以很多時候，我會請c code幫我寫verilog，一方面要改比較好改，而且. 比用手key要好，因為可以減少key錯的情況... 還要善用v
(還有328個字)
#1
[問題] 數位設計心態問題
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者qk13 (give me someone to shoo)時間18年前 (2007/12/20 23:44), 編輯資訊
0
0
0
內容預覽:
小弟我目前是碩二學生，. 正在做一個將MIMO Receiver的implement。. （之前有修過一門SOC的課，做過十個出頭的coding練習，. 目前是邊寫邊看verilog的書）. 這是我第一次寫一個很大且複雜的code，. 沒有概念也不知道每個階段該注意的是什麼，. 或是以我的寫法寫出來
(還有166個字)
首頁
上一頁
1
下一頁
尾頁