Re: [問題] 關於電壓突波
※ 引述《a93620037 (阿海)》之銘言:
: 為什麼緩振電路中的電壓突波會很大(VDS量測到200V)(輸入電壓60V,MOSFET使用IRF640,
: 漏電感1nH)請問是IRF640內的寄生電容造成的還是漏電感造成的.
我只能說 都有 甚至Layout的線電感跟電容都會有影響
但是確定的是 漏感一定是越小越好 V=Ldi/dt可以想像
: 再請問一下
: 緩振電路的RCD要怎麼匹配...常聽別人說要一直TRY
事實上真的是如此 底下有理論的公式
而實際上因為MOS有寄生電容 版子也有雜散電容線感
繞製的變壓器也會有漏電感
所以實際上需要Try and error
: 但請問要如何判斷電容是要加大或者減小呢?
C = (Ip/2)*tf
---------
VDS
R = Ton(min)
--------
3C
P(R) = 0.5C*(VDS)^2
--------------
T
Ip為開關關閉時候的峰值電流 tf為電流下降時間 通常是幾十到幾百個ns
VDS為開關上跨壓
Ton(min)為DUTY最小值*週期,也就是開關開啟最短時間
P(R)為電阻需要選用的瓦數
公式原理很簡單 C*dv/dt=i P=0.5C*V^2 3RC=Ton<-經驗值
如果RCD snubber加上去SPIKE消除不掉 增加電容值 減少電阻值
但要小心這樣做電阻要耐的瓦數必須增高
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.118.16.133
※ 編輯: yourhusband 來自: 210.203.54.46 (11/16 19:25)
推
11/16 23:28, , 1F
11/16 23:28, 1F
推
11/17 00:19, , 2F
11/17 00:19, 2F
推
11/17 09:07, , 3F
11/17 09:07, 3F
→
11/17 09:08, , 4F
11/17 09:08, 4F
→
11/17 09:08, , 5F
11/17 09:08, 5F
→
11/17 09:09, , 6F
11/17 09:09, 6F
推
11/18 14:34, , 7F
11/18 14:34, 7F
推
11/05 11:59, , 8F
11/05 11:59, 8F
討論串 (同標題文章)